Cohérence des caches pour multiprocesseurs à bus commun

Exposé Sciences & technologies Informatique

Date de publication :

07/06/2009

Langue :

Français

Format :

.pdf

Nombre de pages :

6 pages

Niveau :

grand public

Consulté :

0 fois

Avis client :

non évalué

Validé par :

le comité Oboulo.com

5,95 € Ajouter au panier

Sommaire :

Sommaire

Cache cohérence
Définitions
Espionnage des bus
Cache géré en mise à jour immédiat en monoprocessseur
Cache géré en mise à jour immédiat en multiprocessseur
Cache géré en mise à jour difference en multiprocessseur
D'autres protocoles
Les problèmes de synchronisation logiciel
Instruction TAS (Test-And-Set)
Instructions TST&TAS (Test-and-Test-And-Set)

Résumé :

La mémoire est un ensemble d'emplacements qui contiennent des données, où la lecture d'un emplacement renvoie la dernière valeur écrite dans cet emplacement. Cette vision de la mémoire est l'abstraction retenue pour le développement de programmes séquentiels, et la présence de caches ne modifie en rien cette vision, car les processus voient la hiérarchie mémoire tous de la même façon. Une donnée est créée en un point du programme, écrite en mémoire, puis lue et utilisée plus loin dans le programme. Cette propriété se retrouve dans le cas de threads ou de processus s'exécutant sur un seul processeur, la mémoire étant utilisée pour passer des données : une lecture renvoie la dernière valeur écrite quelque soit le processus qui a fait cette écriture. On aimerait retrouver cette propriété lorsque deux processus s'exécutent sur deux processeurs différents. Mais les deux processeurs voient la mémoire à travers des caches différents, et, sans précaution, il peut arriver qu'un processus voie une nouvelle valeur dans son cache tandis qu'un autre processus voit encore l'ancienne, ce qui conduit à des caches incohérents (ce problème existe aussi dans un monoprocesseur entre le cache du processeur et les E/S traitées en DMA).