Cohérence des caches pour multiprocesseurs à bus commun

Date de publication :

07/06/2009

Langue :

Français

Format :

.pdf

Nombre de pages :

6 pages

Niveau :

grand public

Consulté :

0 fois

Avis client :

non évalué

Validé par :

le comité Oboulo.com

Sommaire :

 
 

Sommaire Cohérence des caches pour multiprocesseurs à bus commun Sommaire

 
  1. Cache cohérence
  2. Définitions
  3. Espionnage des bus
  4. Cache géré en mise à jour immédiat en monoprocessseur
  5. Cache géré en mise à jour immédiat en multiprocessseur
  6. Cache géré en mise à jour difference en multiprocessseur
  7. D'autres protocoles
  8. Les problèmes de synchronisation logiciel
  9. Instruction TAS (Test-And-Set)
  10. Instructions TST&TAS (Test-and-Test-And-Set)

Résumé :

La mémoire est un ensemble d'emplacements qui contiennent des données, où la lecture d'un emplacement renvoie la dernière valeur écrite dans cet emplacement. Cette vision de la mémoire est l'abstraction retenue pour le développement de programmes séquentiels, et la présence de caches ne modifie en rien cette vision, car les processus voient la hiérarchie mémoire tous de la même façon. Une donnée est créée en un point du programme, écrite en mémoire, puis lue et utilisée plus loin dans le programme. Cette propriété se retrouve dans le cas de threads ou de processus s'exécutant sur un seul processeur, la mémoire étant utilisée pour passer des données : une lecture renvoie la dernière valeur écrite quelque soit le processus qui a fait cette écriture. On aimerait retrouver cette propriété lorsque deux processus s'exécutent sur deux processeurs différents. Mais les deux processeurs voient la mémoire à travers des caches différents, et, sans précaution, il peut arriver qu'un processus voie une nouvelle valeur dans son cache tandis qu'un autre processus voit encore l'ancienne, ce qui conduit à des caches incohérents (ce problème existe aussi dans un monoprocesseur entre le cache du processeur et les E/S traitées en DMA).

Voir docs similaires : Informatique

1
 
Cohérence des caches pour multiprocesseurs à bus commun

Exposé  |  07/06/2009   |  fr  |  .pdf  |  6 pages

Dernières nouveautés dans la catégorie : Informatique

1
 
Présentation du Centre d'Exploitation du Système d'Information (CESI)

Rapport de stage  |  05/10/2009   |  fr  |  .doc  |  11 pages

2
 
Le diagramme d'entité-association

Exposé  |  04/10/2009   |  fr  |  .doc  |  7 pages

3
 
Mise en place d'un réseau Wifi avec plusieurs VLANS et Protocole RADIUS

Rapport de stage  |  29/09/2009   |  fr  |  .doc  |  16 pages

4
 
Apprendre à utiliser Access

Exposé  |  27/09/2009   |  fr  |  .doc  |  8 pages

5
 
Le modèle OSI : présentation générale

Exposé  |  21/09/2009   |  fr  |  .ppt  |  33 pages

Les plus consultés sur 30 jours en : Informatique

1
 
Microsoft Excel 2003 : Cours pratique avec exercices (Deuxième Partie)

Cours  |  14/03/2008   |  fr  |  .pdf  |  21 pages

2
 
Microsoft Excel 2003: cours pratique avec exercices (première partie)

Cours  |  14/03/2008   |  fr  |  .pdf  |  44 pages

A propos de l'auteur :

pencil image Romain B. etudiant
Niveau :Grand public Etude suivie : Informatique Ecole, université : Master Paul Sab

Du même auteur :

Cohérence des caches pour multiprocesseurs à bus commun

Exposé  |  07/06/2009  |  fr  |  .pdf  |  6 pages

Cohérence des caches pour multiprocesseurs autres qu'à bus commun

Exposé  |  07/06/2009  |  fr  |  .pdf  |  3 pages

Programmation modulaire et synchronisation : moniteur de Hoare

Étude de cas  |  11/05/2009  |  fr  |  .pdf  |  12 pages